SiLabs visa comunicações de 56Gbit / s com chips de clock de baixo jitter

O Si5391 é um gerador de clock de "sem frequência" com até 12 saídas e jitter de fase RMS de menos de 100 pés.

Uma versão calibrada de precisão ("P-grade") normalmente alcança o jitter de fase RMS 69fs e pode criar as freqüências primárias necessárias em designs de 56Gbit / s. A empresa descreve-o como um 'verdadeiro relógio sub-100 fs-on-a-chip' que atende aos requisitos de jitter de clock de referência 56G PAM-4 com margem.

O Si5395 / 4/2 são atenuadores de jitter para infra-estrutura da Internet que podem gerar qualquer combinação de freqüências de saída de qualquer frequência de entrada, ao mesmo tempo em que fornecem jitter de fase RMS de 90fs. Mais uma vez, os dispositivos P-grade oferecem jitter de fase típico do RMS 69fs.

A família VCXO e XO Si56x 'Ultra Series' é personalizável para qualquer freqüência até 3GHz, suportando o dobro da faixa de freqüência de operação dos produtos VCXO da Silicon Labs anteriores com metade do jitter, de acordo com a empresa.

Eles vêm em opções simples, duplas, quádruplas e programáveis ​​por I2C nas versões de 5 x 7 mm e 3,2 x 5 mm. O uso de embalagens padrão significa que eles soltarão alguns soquetes ocupados por XO, VCXOs e VCSOs anteriores. O jitter de fase típico é tão baixo quanto 90fs.

A família Si54x Ultra Series XO é para aplicações que exigem maior estabilidade e confiabilidade garantida a longo prazo, como redes de transporte ótico (OTN), equipamentos de banda larga, data centers e sistemas industriais.

Eles são feitos especificamente para 56Gbit / s PAM-4 (modulação de amplitude de pulso de quatro níveis) para aumentar a taxa de bits por canal, mantendo a largura de banda constante. O jitter de fase típico é tão baixo quanto 80 fs.